مهندس FPGA چه می‌کند؟ مهارت‌ها، آگهی‌های استخدام و درآمد ۱۴۰۵

ترتیب مهم‌تر از سرعت است. کسی که بدون پایه مدار منطقی سراغ VHDL برود، کد را مثل برنامه نرم‌افزاری می‌نویسد و طرحش سنتز نمی‌شود یا رفتار عجیبی روی برد دارد. پیشنهاد ما این ترتیب است:

• مدار منطقی: گیت، فلیپ‌فلاپ، شمارنده و ماشین حالت. دانشجوی برق یا کامپیوتر این درس را در دانشگاه دارد؛ بقیه از کتاب پایه مدار منطقی شروع کنند.
• یک زبان، نه دو زبان: چون ۲۲ آگهی از ۳۸ آگهی VHDL خواسته بودند، برای بازار ایران از VHDL شروع کن. Verilog را بعدا در چند هفته یاد می‌گیری چون مفهوم‌ها یکی است.
• شبیه‌سازی پیش از برد: برای هر ماژول تست‌بنچ بنویس و شکل موج را بخوان. این عادت بیشتر از هر چیز در مصاحبه دیده می‌شود.
• ابزار سازنده: Vivado برای تراشه‌های سری ۷ و جدیدتر، Quartus برای خانواده Cyclone. هر دو نسخه رایگان برای تراشه‌های کوچک دارند.
• زمان‌بندی و رابط‌ها: بعد از چند پروژه کوچک، سراغ گزارش زمان‌بندی، دامنه‌های ساعت جدا و گذرگاه AXI برو.

در فهرست شهریه آموزشگاه‌های آزاد فنی و حرفه‌ای تهران برای ۱۴۰۵ استانداردی با نام FPGA، VHDL یا Verilog نیست. این مهارت‌ها در دانشگاه، در دوره‌های آموزشگاه‌های آزاد و گروه‌های مهندسی، و در آموزش‌های ویدیویی تدریس می‌شوند. پیش از ثبت‌نام بپرس دوره چند ساعت کار عملی روی برد دارد و آیا پروژه پایانی‌اش روی تراشه واقعی اجرا می‌شود.

برنامه‌نویس معمولی دستورهایی می‌نویسد که یک پردازنده آن‌ها را یکی پس از دیگری اجرا می‌کند. مهندس FPGA دستور نمی‌نویسد؛ سخت‌افزار را توصیف می‌کند. وقتی در VHDL یا Verilog می‌نویسد «این دو عدد را جمع کن»، نتیجه یک جمع‌کننده واقعی روی تراشه است که در هر تیک ساعت کار می‌کند. اگر صد جمع‌کننده بخواهد، صد جمع‌کننده کنار هم ساخته می‌شود و همه با هم کار می‌کنند. همین کار موازی دلیل اصلی استفاده از FPGA است.

درون یک FPGA چهار جزء اصلی هست: جدول‌های جست‌وجو یا LUT که هر تابع منطقی کوچکی را می‌سازند، فلیپ‌فلاپ‌ها که مقدارها را در هر تیک ساعت نگه می‌دارند، حافظه‌های داخلی برای بافر داده، و بلوک‌های DSP که ضرب و جمع سریع انجام می‌دهند. حاصل کار مهندس فایلی به نام بیت‌استریم است. این فایل هنگام روشن شدن دستگاه از یک حافظه فلش روی تراشه بار می‌شود و مدار را می‌سازد.

یک روز کاری معمولی

بیشتر روز پشت سه پنجره می‌گذرد: ویرایشگر کد سخت‌افزار، شبیه‌ساز که شکل موج سیگنال‌ها را نشان می‌دهد، و گزارش‌های ابزار ساخت که می‌گویند طرح در سرعت خواسته‌شده جا می‌شود یا نه. بخش دیگر کنار میز آزمایش است: برد را روشن می‌کند، با تحلیل‌گر منطقی داخلی یا اسیلوسکوپ سیگنال‌ها را می‌بیند و اشکالی را پیدا می‌کند که در شبیه‌سازی دیده نشده بود.

مرز این کار با شغل‌های کناری

• مهندس FPGA: منطق دیجیتال درون تراشه را طراحی و آزمون می‌کند؛ ابزار اصلی‌اش زبان توصیف سخت‌افزار و نرم‌افزار سنتز است.
• برنامه‌نویس میکروکنترلر: برای پردازنده‌ای که از پیش ساخته شده برنامه C می‌نویسد. این مسیر در صفحه برنامه‌نویس میکروکنترلر آمده است.
• طراح برد: تراشه FPGA و قطعه‌های دیگر را روی برد می‌چیند و مسیرهای مسی را می‌کشد. مهندس FPGA به او می‌گوید کدام پایه تراشه به کجا برود.

عنوان‌های شغلی متنوع بود: برنامه‌نویس FPGA، توسعه‌دهنده FPGA، طراح FPGA، کارشناس ارشد FPGA، برنامه‌نویس VHDL و کارشناس پیاده‌سازی الگوریتم با VHDL. بقیه آگهی‌ها عنوان کلی‌تری داشتند، مثل مهندس الکترونیک دیجیتال یا طراح سخت‌افزار، ولی در متن کار با FPGA را شرط کرده بودند.

مهارت‌هایی که بیشتر از همه آمده بود

از ۳۸ آگهی، ۲۲ آگهی VHDL و ۱۶ آگهی Verilog خواسته بودند؛ پس VHDL در بازار ایران رایج‌تر است. ۱۸ آگهی زبان انگلیسی را در شرایط آورده بودند، چون مستندات سازنده‌های تراشه فقط انگلیسی است. ۱۷ آگهی طراحی برد یا Altium، ۱۷ آگهی میکروکنترلر یا ARM، ۱۶ آگهی پردازش سیگنال یا DSP، ۱۳ آگهی MATLAB و ۱۲ آگهی تراشه Zynq را نام برده بودند. Vivado هم در ۱۲ آگهی آمده بود.

شهر، مدرک و شرط‌های دیگر

• شهر: ۳۲ آگهی در شهر تهران بود و دو آگهی در پردیس و شهر قدس. قزوین، قم، اصفهان و شیراز هر کدام یک آگهی داشتند. فقط ۳ آگهی دورکاری را ممکن دانسته بودند.
• رشته: ۳۶ آگهی مهندسی برق را پذیرفته بودند و ۱۰ آگهی رشته کامپیوتر را هم. دو آگهی پژوهشی دکترا خواسته بودند.
• سابقه: فقط ۷ آگهی عدد سابقه نوشته بودند، بین ۲ تا ۷ سال با میانه ۳ سال. سطح ۲۲ آگهی کارشناس و ۱۵ آگهی کارشناس ارشد بود.
• سن و جنسیت: ۱۹ آگهی سقف سن گذاشته بودند با میانه ۴۰ سال؛ ۷ آگهی سقف ۳۵ سال یا کمتر داشتند. ۲۹ آگهی نوشته بودند جنسیت تفاوتی ندارد، ۷ آگهی آقا را ترجیح داده و ۲ آگهی فقط آقا خواسته بودند.
• مزایا: بیمه تکمیلی در ۲۳ آگهی، پاداش در ۱۸، وام در ۱۷، ناهار در ۱۳ و امریه سربازی در ۱۲ آگهی. ۳۰ آگهی تمام‌وقت بود.

صنعت کارفرماها هم نشان می‌دهد این کار بیشتر در شرکت‌های فناوری است: ۱۲ آگهی از شرکت‌های فناوری اطلاعات و سخت‌افزار، ۱۱ آگهی از شرکت‌های خدمات مهندسی، ۶ آگهی از کارخانه‌ها و ۴ آگهی از شرکت‌های مخابراتی بود. در سایت آگهی محلی تهران هم با جست‌وجوی fpga آگهی استخدامی پیدا نشد؛ این کار از راه سایت‌های کاریابی و معرفی آشنا پر می‌شود.

شش آگهی که FPGA یا VHDL در عنوانشان بود و عدد نوشته بودند، این بازه‌ها را داده بودند: کارشناس ارشد FPGA ۸۷ تا ۱۳۰ میلیون، برنامه‌نویس ارشد VHDL ۸۰ تا ۱۰۰، کارشناس FPGA ۶۰ تا ۸۰، کارشناس پیاده‌سازی الگوریتم با VHDL ۵۰ تا ۱۰۰، توسعه‌دهنده FPGA ۵۰ تا ۶۰ و برنامه‌نویس MCU و FPGA ۴۰ تا ۷۰ میلیون تومان در ماه. میانه حداقل‌ها ۵۵ و میانه حداکثرها ۹۰ میلیون است.

در کل ۳۸ آگهی، ۱۴ آگهی عدد داشتند و میانه بازه‌شان ۵۰ تا ۷۲٫۵ میلیون تومان بود. پایین‌ترین‌ها بیرون از تهران بودند: ۲۵ تا ۴۰ میلیون در شیراز و ۳۰ تا ۴۵ میلیون برای دستیار طراح در اصفهان.

چرا پیشنهاد آگهی از دریافتی گزارش بالاتر است؟ گزارش حقوق همه مهندسان برق را می‌شمارد، از ناظر تاسیسات تا طراح مدار؛ آگهی‌های FPGA فقط سراغ یک تخصص کم‌یاب رفته‌اند. آگهی‌ها هم بیشتر برای سال ۱۴۰۵ نوشته شده‌اند، در حالی که دریافتی گزارش مال پایان ۱۴۰۴ است. پس برای تازه‌کار، عدد دریافتی کارشناس واقع‌بینانه‌تر است و برای کسی که چند پروژه Zynq یا رابط پرسرعت انجام داده، بازه آگهی‌ها.

چه چیزی درآمد را بالا می‌برد؟

• بستن زمان‌بندی در طرح‌های بزرگ و کار با رابط‌های پرسرعت مثل DDR و PCIe.
• تسلط هم‌زمان به منطق FPGA و نرم‌افزار پردازنده داخلی در تراشه‌های Zynq.
• دانش حوزه، مثل مخابرات یا پردازش تصویر؛ آگهی‌های ارشد این را بیشتر از خود زبان می‌خواهند.
• توانایی راستی‌آزمایی منظم با SystemVerilog؛ در آگهی‌های ایران هنوز کم است و کمیاب می‌ماند.

عددهای گزارش از یک نظرسنجی حقوق ۱۴۰۵ با ۱٬۵۸۴ شرکت‌کننده در گروه مهندسی برق است. عدد آگهی‌ها پیشنهاد کارفرماست، نه پرداخت قطعی.

• فرستنده و گیرنده UART: ارتباط سریال برد با کامپیوتر. نشان می‌دهد ماشین حالت و شمارش تیک ساعت را بلدی.
• نمایش تصویر روی مانیتور با VGA یا HDMI: تولید سیگنال همزمانی با زمان‌بندی دقیق. نتیجه‌اش دیدنی است و در مصاحبه خوب جلوه می‌کند.
• فیلتر FIR با بلوک‌های DSP: ضریب‌ها را در MATLAB طراحی کن و روی FPGA پیاده کن، بعد خروجی را با نتیجه MATLAB مقایسه کن. همان چیزی است که ۱۶ آگهی پردازش سیگنالی می‌خواهند.
• بلوک AXI روی Zynq: یک ماژول ساده بساز که پردازنده ARM بتواند از راه AXI آن را بخواند و بنویسد. این پروژه پل میان نرم‌افزار و سخت‌افزار است.
• یک طرح با گزارش زمان‌بندی تمیز: طرحی را در فرکانس بالا بساز و نشان بده چطور مسیرهای کند را با ثبات میانی درست کردی.

کد هر پروژه را با تست‌بنچ، شکل موج شبیه‌سازی و یک عکس یا فیلم کوتاه از اجرای روی برد در یک مخزن کد بگذار. توضیح کوتاه بنویس که چه مشکلی داشتی و چطور حلش کردی؛ مصاحبه‌گر بیشتر از نتیجه، روش فکر کردن را می‌سنجد.

پرسش‌هایی که در مصاحبه زیاد پرسیده می‌شود

فرق انتساب بلوکی و غیربلوکی در Verilog، معنی setup و hold در زمان‌بندی، اینکه چرا سیگنال را میان دو دامنه ساعت بدون همزمان‌ساز نمی‌فرستند، و اینکه یک ماشین حالت را چطور طوری بنویسی که سنتز آن قابل پیش‌بینی باشد. پاسخ این‌ها را با مثالی از پروژه خودت بده.